半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測試，芯片封裝和封裝后測試組成，晶圓制造和芯片封裝討論較多，而測試環(huán)節(jié)的相關(guān)知識經(jīng)常被邊緣化，下面集中介紹集成電路芯片測試的相關(guān)內(nèi)容，主要集中在WAT，CP和FT三個環(huán)節(jié)。

圖1 集成電路設(shè)計、制造、封裝流程示意圖

WAT（Wafer Acceptance Test）測試，也叫PCM（Process Control Monitoring），對Wafer 劃片槽（Scribe Line）測試鍵（Test Key）的測試，通過電性參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定，例如CMOS的電容，電阻， Contact，metal Line 等，一般在wafer完成制程前，是Wafer從Fab廠出貨到封測廠的依據(jù)，測試方法是用Probe Card扎在Test Key的metal Pad上，Probe Card另一端接在WAT測試機(jī)臺上，由WAT Recipe自動控制測試位置和內(nèi)容，測完某條Test Key后，Probe Card會自動移到下一條Test Key，直到整片Wafer測試完成。 WAT測試有問題，超過SPEC，一般對應(yīng)Fab各個Module制程工藝或者機(jī)臺Shift，例如Litho OVL異常，ETCH CD 偏小，PVD TK偏大等等。WAT有嚴(yán)重問題的Wafer會直接報廢。

圖2 Test Key示意圖

圖3 WAT Probe Card 示意圖