芯片獨有的中頻模塊接收來自前端射頻芯片出來的數(shù)據(jù)，由于頻譜的不連續(xù)性，中頻模塊將會進行兩級混頻、下采樣及濾波操作，從射頻接收的數(shù)據(jù)中抽取出對應頻點的數(shù)據(jù)，經(jīng)中頻內(nèi)置的DMA模塊經(jīng)總線送到eDRAM中，同時發(fā)送中斷通知DSP來做進一步處理。上行鏈路和下行鏈路相似，但是一個相反的過程。同時中頻模塊采用乘法器時分復用的高階數(shù)字濾波器，可對帶外的干擾信號進行很好的抑制，以很小電路面積來保證系統(tǒng)的性能。由于芯片支持的TDD模式，收發(fā)不會同時進行，故中頻模塊可在自身收發(fā)時序控制下采用數(shù)據(jù)流驅動的時鐘門控技術，動態(tài)地開關上下行數(shù)據(jù)鏈路的時鐘，以達到減少功耗的目的。
LTE230采用和4G LTE相同的物理層信道編解碼方式，其物理層下行共享信道PDSCH采用的是Turbo碼，Turbo譯碼算法運算量很大；同時由于LTE230須支持40個離散頻點，依靠DSP軟譯碼的方式對MIPS要求太高，故芯片中內(nèi)置了硬件加速器Turbo Decoder。Turbo Decoder支持鏈表的數(shù)據(jù)結構，可在一次配置后進行多個頻點、多個碼塊的譯碼操作，其間無須DSP干預。
LTE230采用和4G LTE相同的物理層信道編解碼方式，其物理層下行共享信道PDSCH采用的是Turbo碼，Turbo譯碼算法運算量很大；同時由于LTE230須支持40個離散頻點，依靠DSP軟譯碼的方式對MIPS要求太高，故芯片中內(nèi)置了硬件加速器Turbo Decoder。Turbo Decoder支持鏈表的數(shù)據(jù)結構，可在一次配置后進行多個頻點、多個碼塊的譯碼操作，其間無須DSP干預。
